Allegro 元件批量解锁不了或者删不了，原因是选择过滤器开了很多，只选择元件symbols就行了。
RK3566 立创泰山派
TOP GND SIG1 POWER GND SIG2 POWER BOTTOM
顶层整体铺铜
所有信号线基本上都是弧形走线
DDR4
型号：三星 K4F6E3S4HM-MGCJ 【多芯片封装存储器】
多芯片封装存储器，这种存储器的好处是，方便使用，方便焊接等。两个DDR的话要焊接两次
不需要考虑T型拓扑和菊花链拓扑，因为有两个DDR控制器
这个芯片
2个芯片，一个芯片1GB、4个Bank
DNU 禁止使用
NC 无连接
CA：为了减少引脚和功耗，把地址信号和命令信号合并在了一起，时分复用。
DMI：数据读写屏蔽
DQS：
ODT_CA_：
（1）时钟信号
（2）地址/控制信号
（3）数据总线
（4）电源信号
（5）其它信号
RK3566 的 DDR 控制器最多支持两个 DDR，但是每个通道提供了两个片选信号 CS0N、CS1N，N 表示低电平有效。
一般是全连接的，为了更灵活，因为不同ddr芯片内部结构不一样，当然可以只连接一个。
在bootlader阶段，会自动检测哪个DDR可用，不用配置（AI说的）。
通过设备树告知linux内核用哪个片选信号。
如果全连接，是会连接到 DDR 芯片的空引脚上的。
比如这里：
该 DDR 芯片上的 H3 和 R3 实际上是 NC 空引脚。
走线分层情况：
等长组：
总结规则：
数据组1（DQ0~7、DM0、DQS0N、DQS0P）共11根；数据组2（DQ8~15、DM1、DQS1N、DQS1P）共11根。
同组同层，误差10mil内
DQS差分对 5 mil 误差
时钟/地址/控制组（A0~A5、CS0N、CS1N、CKE0、CKE1、CLKN、CLKP、ODT0_CA），共13根，误差 50 mil 内。
时钟信号同层、差分等长（5 mil误差），不要有过孔。时钟线要比数据线长。
片选信号（CS0N、CS1N） 同层
地址线（A0~A5）、（CKE0、CKE1）、ODT0_CA 不用同层
RK3566 官方DDR指南
芯片里的GND按照“井”形状连接在一起：
线从外向内包裹，这种适合板子空间比较大的情况。
仅对几根线进行了等长，它应该是芯片内部有延时补偿机制，。
这里的DDR电路没啥参考意义。
？看到最后才发现，它怎么没等长处理
六层板：TOP GND1 POWER SIG1 GND2 BOTTOM
在这种层叠下，DDR 走线在 TOP 和 BOTTOM 层，中间隔了那么多层，能最大化减少干扰。
他这个过孔怎么不一致
RK3566 平板电脑
逆天论坛下载。
芯片里面田字格的连接方式，NC的也接在GND上。
六层板：TOP GND1 POWER SIG1 GND2 BOTTOM
8层全志A80BOX高清机顶盒
层叠结构
它这个每一层空闲的地方都铺 GND 了。
BGA 中电源、GND 线宽 10 mil，信号线 4mil
DDR3
走线：Top、s1、s2、s3
它这个比较好走线，信号线层数多。
T 型拓扑结构，过孔不对齐。
它底部的电源都是用铜皮连接的，而不是导线。
然后他这个 Top 层，如果有相邻的：
数据组在Top和S1层
它的所有数据线都是走在顶层的。
地址组主要在Top、s2、s3，值得注意的事，只有时钟线在 Top 层走线。地址组走线比较随意，怎么舒服怎么来。
T 形的部分在S1层，通过很多例子可以看出，这个大多数和数据组在一层。
老吴RK3399那个：
数据组不能说只使用 Top 和 L3 层，因为有一组被其它数据组挡住了，只能走Bottom
地址组只能使用Top、L6和Bottom层，因为L3数据线会挡着，它的视频中没有使用Bottom层。其实部分地址线可以走Bottom层的，我认为。
从这篇文章中可以看出，地址线是可以走 Bottom 层的。
他的思路是，地址线参考的都是 GND 层，那也不对啊，有一组数据线是走底层的，参考的Power。看来没那么多要求，想走哪层走哪层。
8层飞思卡尔I.MX6x智能家居控制主板
2片DDR3
这个板子画的不好，瞎画。
T 形拓扑结构，过孔对齐。
T形的部分走在Art6层，。
地址组中的时钟线仍然是走在顶层的。